探討使用PROTEL設計軟件實現高速電路印制電路板設計的過程中，需要注意的一些布局與布線方面的相關原則問題，提供一些實用的、經過驗證的高速電路布局、布線技術，提高了高速電路板設計的可靠性與有效性。結果表明，該設計縮短了產品研發周期，增強市場競爭能力。 

1問題的提出

隨著電子系統設計復雜性和集成度的大規模提高，時鐘速度和器件上升時間越來越快，高速電路設計成為設計過程的重要部分。在高速電路設計中，電路板線路上的電感與電容會使導線等效成為一條傳輸線。端接元件的布局不正確或高速信號的錯誤布線都會引起傳輸線效應問題，從而使系統輸出不正確的數據、電路工作不正常甚至完全不工作。基于傳輸線模型，歸納起來，傳輸線會對電路設計帶來信號反射、串擾、電磁干擾、電源與接地噪聲等不良效應。 

為了設計出能夠可靠性工作的高速PCB電路板，必須對設計進行充分細致的考慮，解決布局布線時可能產生的一些不可靠的問題，縮短產品的研發周期，提高市場競爭力。 

2高頻系統的布局設計 

在電路的PCB設計中，布局是一個重要的環節，布局結果的好壞將直接影響布線的效果和系統的可靠性，這在整個印制電路板設計中最耗時也最難。高頻PCB的復雜環境使得高頻系統的布局設計很難用學到的理論知識來進行，它要求布板的人必須有豐富的高速PCB制板經驗，這樣才能在設計過程中少走彎路，提高電路工作的可靠性與有效性。在布局的過程中，應當從機械結構、散熱、電磁干擾、將來布線的方便性、美觀性等方面綜合考慮。 

首先，在布局之前先對整個電路進行功能劃分，將高頻電路與低頻電路分開、模擬電路與數字電路分開，每個功能電路以芯片為中心盡量靠近布置，其連線越短越好，以避免導線過長所導致的傳輸延遲，提高電容的去耦效果。此外，還要注意管腳與電路元件以及其他管子之間的相對位置和方向，以減少相互之間的影響。所有的高頻元器件應遠離機殼和其他金屬板以減小寄生耦合。 

其次，布局時應注意元器件之間的熱影響和電磁影響，這些影響對高頻系統尤為嚴重，應采取遠離或隔離、散熱和屏蔽措施。大功率整流管和調整管等應該裝有散熱器，并要遠離變壓器。電解電容器之類的怕熱元件應該遠離發熱元件，否則電解液會被烤干，造成電阻增大、性能變差，影響電路的穩定性。在布局時應該留有足夠的空間來安排防護結構，并防止引入各種寄生耦合。為防止印刷電路板上線圈之間的電磁耦合，兩個線圈應呈直角放置，為了減小耦合系數。還可以采用立板隔離的方法。最好直接用其元件的引線焊接在電路上，引線越短越好，不要用接插件和焊片，因為相鄰焊片間存在分布電容和分布電感。晶體振蕩器、RIN、模擬電壓、參考電壓信號走線周圍避免放置高噪聲元器件。 

最后，在保證內在質量和可靠性的同時，兼顧整體的美觀，進行合理的電路板規劃，元器件應平行或垂直板面，并和主要的板邊平行或垂直。元器件在板面上分布應盡量均勻，密度一致。這樣，不但美觀而且裝焊容易，易于批量生產。 

3高頻系統的布線 

在高頻電路中，連接導線的電阻、電容、電感和互感的分布參數是不可忽視的，從抗干擾的角度考慮，合理布線就是要設法減小電路中的線阻、分布電容、雜散電感，把由此產生的雜散磁場降低到最小的程度，從而使電路的分布電容、漏磁通、電磁互感以及其他由噪聲所引起的干擾得到抑制。 

PROTEL設計工具在國內的應用已經相當普遍，然而，不少設計者僅僅關注于“布通率”，對PROTEL設計工具為適應器件特性的變化所做的改進并未用于設計中，這不僅使得設計工具資源浪費較為嚴重，更使得很多新的器件的優異性能難以發揮。 

下面介紹PROTEL99 SE工具能提供的一些特殊功能。 

（1）高頻電路器件管腳間的引線彎折越少越好，最好采用全直線，需要彎折時，可用45°折線或圓弧彎折，這樣可以減少高頻信號對外發射和相互間的耦合。用PROTEL布線時可在“Design”菜單“rules”中的“Routing Corners”中選擇45－Degrees或Rounded.也可以用shift＋space鍵進行線形的快速切換。 

（2）高頻電路器件管腳間的引線越短越好。 

PROTEL 99滿足布線最短化的最有效的手段是在自動布線前對個別重點的高速網絡的進行布線預約。在“Design”菜單“rules”中的“Routing Topology”中選擇shortest. 

（3）高頻電路器件管腳間的引線層間交替越少越好。即元件連接過程中所用的過孔越少越好。 

一個過孔可帶來約0.5pF的分布電容，減少過孔數能顯著提高速度。 

（4）高頻電路布線，要注意信號線進距離平行走線所引入的“交叉干擾”即串擾。若無法避免平行分布，可在平行信號線的反面布置大面積“地” 

來大幅度減少干擾。同一個層內的平行走線幾乎無法避免，但是在相鄰的兩個層，走線的方向務必取為相互垂直，這在PROTEL中不難做到但卻容易忽視。在“Design”菜單“rules”中的“RoutingLayers”中Toplayer選擇Horizontal，BottomLayer選擇Vertical.除此之外，在“place”中提供了“Polygonplane” 

的功能，即多邊形柵格銅箔面，如果在放置時，就把多邊形取為整個印制電路板的一個面，并把此敷銅與電路的GND連通，這樣就能提高高頻抗干擾能力，還對散熱、印板強度等有較大的好處。 

（5）對特別重要的信號線或局部單元實施地線包圍的措施。在“Tools”中提供了“outline selectedobjects”，利用此功能可以自動地對所選定的重要信號線進行“包地”處理（如振蕩電路LT和X1）。 

（6）一般電路電源線與接地線設置要比信號線寬，可以利用“Design”菜單中的“Classes”對網絡進行分類，分為電源網絡與信號網絡，結合布線規則的設置就可以方便的進行電源線與信號線的線寬切換。 

（7）各類走線不能形成環路，地線也不能形成電流環路。如果產生環路電路，將在系統中產生很大的干擾。對此可以采用菊花鏈的布線方式，能有效避免布線時形成環路、分枝或者形成樹樁，但是也會帶來不容易布線的問題。 

（8）根據各種芯片的資料和設計，估算該電源線路所通過的電流，確定所需要的導線寬度。根據經驗公式可以得到：W（線寬）≥L（mm/A）×I（A）。 

根據電流大小，盡量加大電源線寬度，減少環路電阻。同時，使電源線、地線的走向與數據傳遞的方向一致，這樣有助于增強抗噪聲能力。需要時，電源線、接地線上可加用銅線繞制鐵氧體而成的高頻扼流器件，用來阻斷高頻噪聲的傳導。 

（9）同一網絡的布線寬度應該保持一致，線寬的變化會導致線路特性阻抗的不均勻，當傳輸的速度較高時，就會出現反射，在設計中應該盡量避免。同時加大平行線的線寬，當線的中心距不超過3倍線寬時，則可保持70％的電場不互相干擾，稱為3W原則。這樣可以克服平行線帶來的分布電容與分布電感的影響。 

4電源線與地線的設計 

為了解決高頻電路引進的電源噪聲和線路阻抗帶來的壓降，必須充分考慮高頻電路中的電源供電系統的可靠性。一般有兩種解決方案：一是采用電源總線技術進行布線；二是采用單獨的電源供電層。相比較而言，后者的制作工藝比較復雜，費用也比較昂貴。所以，可以采用網絡式的電源總線技術進行布線，使得每個元件屬于不同回路，網絡上每條總線上的電流趨于平衡，減小線路阻抗引起的壓降問題。 

高頻發射功率比較大，可以采用大面積敷銅，就近尋找低阻值接地面多點接地。因為，接地引線的感抗與頻率和長度成正比，工作頻率高時將增加共地阻抗，從而將增大共地阻抗產生的電磁干擾，所以要求地線的長度盡量短。盡量減小信號線的長度，增大地面回路的面積。 

在芯片的電源與地端設置一個或者幾個高頻去耦電容，為集成片的瞬變電流提供就近的高頻通道，使電流不至于通過環路面積較大的供電線路，從而大大減小了向外輻射的噪聲。要選高頻信號好的獨石電容式瓷片電容作為去耦電容。用大容量的鉭電容或聚脂電容而不用電解電容作為電路充電的儲能電容。因為電解電容的分布電感較大，對高頻無效。使用電解電容時，要與高頻特性好的去耦電容成對使用。 

5其他高速電路設計技術 

阻抗匹配是指負載阻抗與激勵源內部阻抗互相適配，得到最大功率輸出的一種工作狀態。高速PCB布線時，為了防止信號的反射，要求線路的阻抗為50Ω。這是個大約的數字，一般規定同軸電纜基帶50Ω，頻帶75Ω，對絞線則為100Ω，只是取整數而已，為了匹配方便。根據具體的電路分析采用并行AC端接，使用電阻和電容網絡作為端接阻抗，端接電阻R要小于等于傳輸線阻抗Z0，電容C必須大于100 pF，推薦使用0.1UF的多層陶瓷電容。電容有阻低頻、通高頻的作用，因此電阻R不是驅動源的直流負載，故這種端接方式無任何直流功耗。 

串擾是指當信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產生不期望的電壓噪聲干擾。耦合分為容性耦合和感性耦合，過大的串擾可能引起電路的誤觸發，導致系統無法正常工作。根據串擾的一些特性，可以歸納出幾種減小串擾的主要方法： 

（1）加大線間距，減小平行長度，必要時采用jog方式布線。 

（2）高速信號線在滿足條件的情況下，加入端接匹配可以減小或消除反射，從而減小串擾。 

（3）對于微帶傳輸線和帶狀傳輸線，將走線高度限制在高于地線平面范圍要求以內，可以顯著減小串擾。 

（4）在布線空間允許的條件下，在串擾較嚴重的兩條線之間插入一條地線，可以起到隔離的作用，從而減小串擾。 

傳統的PCB設計由于缺乏高速分析和仿真指導，信號的質量無法得到保證，而且大部分問題必須等到制版測試后才能發現。這大大降低了設計的效率，提高了成本，在激烈的市場競爭下顯然是不利的。于是針對高速PCB設計，業界人士提出了一種新的設計思路，成為“自上而下”的設計方法，經過多方面的方針分析和優化，避免了絕大部分可能產生的問題，節省了大量的時間，確保滿足工程預算，產生高質量的印制板，避免繁瑣而高耗的測試檢錯等。 

利用差分線傳輸數字信號就是高速數字電路中控制破壞信號完整性因素的一項有效措施。在印制電路板上的差分線，等效于工作在準TEM模的差分的微波集成傳輸線對，其中，位于PCB頂層或底層的差分線等效于耦合微帶線，位于多層PCB內層的差分線，等效于寬邊耦合帶狀線。數字信號在差分線上傳輸時是奇模傳輸方式，即正負兩路信號的相位差是180°，而噪聲以共模的方式在一對差分線上耦合出現，在接受器中正負兩路的電壓或電流相減，從而可以獲得信號消除共模噪聲。而差分線對的低壓幅或電流驅動輸出實現了高速集成低功耗的要求。 

6結束語 

隨著電子技術的不斷發展，了解信號完整性理論，進而指導和驗證高速PCB的設計是一件刻不容緩的事情。本文總結的一些經驗可以幫助高速電路PCB設計者縮短開發周期，避免走不必要的彎路，節省人力物力。設計者要在實際的工作中不斷研究和探索，不斷積累經驗，結合新的技術才能設計出性能優良的高速PCB電路板。

關注[恒成和線路板]微信公眾平臺，了解更多行業資訊和最新動態！（微信號：PCBHCH）